卷首語
1964年11月，19組算法模塊劃分定稿後，研發團隊麵臨新的技術瓶頸：19組模塊雖功能獨立、邊界清晰，但加密流程需按“輸入分組矩陣密鑰輸出”順序連續執行，若模塊間切換存在延遲、數據丟失或衝突，將導致整體加密中斷。此時，設計適配磁芯存儲器的模塊切換機製，成為連接“獨立模塊”與“連續流程”的關鍵。這場為期1個月的設計工作，通過流程觸發、雙緩存續傳、異常降級等技術，實現了模塊切換時加密流程的“零中斷、零丟失”，為後續代碼固化後算法的順暢運行築牢了銜接根基，也成為早期模塊化算法“流程協同”的典型設計範式。
一、切換機製設計的背景與核心目標
模塊劃分完成後，李工團隊在模擬測試中發現：19組模塊需通過磁芯存儲器數據區0x40000x7fff）交互數據，若直接按流程調用，易出現“數據未寫完就切換”如分組模塊未輸出完整向量，矩陣模塊已開始讀取）或“切換延遲過長”如密鑰模塊等待矩陣數據耗時超0.5μs），導致加密流程卡頓，甚至數據錯亂。
基於“73式”19項核心指標與流程需求，團隊明確切換機製三大目標：一是切換延遲≤0.1μs匹配模塊運算速度，如矩陣變換單次0.7μs，切換延遲需可忽略）；二是數據連續性，切換過程中數據丟失率=0確保明文密文完整映射）；三是兼容性，適配磁芯存儲器的地址訪問邏輯如地址指針跳轉、數據讀寫時序）與19組模塊的接口規範。
設計工作由鄭工牽頭熟悉模塊交互邏輯），組建4人專項小組：鄭工整體機製設計，把控流程銜接）、馬工數據緩存設計，負責續傳保障）、吳工觸發邏輯設計，適配矩陣等運算模塊）、王工硬件適配，銜接磁芯存儲器與運算單元），確保機製覆蓋“軟件邏輯硬件接口”全環節。
設計周期規劃為1個月1964.11.161964.12.15），分三階段：第一階段11.1611.25）梳理模塊交互路徑，確定切換核心需求；第二階段11.2612.10）設計切換邏輯、緩存方案與異常處理；第三階段12.1112.15）開展模擬測試，優化機製並形成設計報告，銜接代碼固化。
設計啟動前，團隊梳理19組模塊的交互圖譜：明確“輸入處理→分組補零→矩陣運算→密鑰管理→加密輸出”的正向流程，以及“密文輸入→解密處理→分組補零→矩陣逆運算→明文輸出”的反向流程，標注28個關鍵切換節點如“分組模塊→矩陣模塊”“矩陣模塊→密鑰模塊”），為機製設計提供路徑依據。
二、切換機製的核心邏輯設計
鄭工團隊基於模塊交互圖譜，確定“流程觸發+狀態同步+雙緩存續傳”的核心設計邏輯，確保切換時流程連續、數據不丟失，三大邏輯環環相扣。
流程觸發邏輯：采用“模塊完成信號”觸發切換，每個模塊執行完功能後，向“切換控製單元”發送“完成信號”如分組模塊輸出37字節向量後，置位狀態寄存器的“分組完成”位），控製單元接收信號後，觸發下一個關聯模塊啟動如觸發矩陣模塊讀取分組數據），避免“提前切換”或“延遲切換”。
狀態同步邏輯：在磁芯存儲器中開辟128字節“狀態寄存器區”地址0x80000x807f），記錄19組模塊的實時狀態空閒運行完成故障）與數據地址如分組模塊輸出數據的存儲地址0x40000x4024），切換控製單元通過讀取該寄存器，同步掌握模塊狀態與數據位置，避免切換時數據地址錯亂。
雙緩存續傳邏輯：針對數據交互頻繁的節點如“矩陣模塊→密鑰模塊”），在磁芯存儲器數據區設置雙緩存區a區0x40000x4024、b區0x40250x4049），前一模塊如矩陣）先向a區寫數據，寫完後觸發切換，密鑰模塊讀取a區數據；同時矩陣模塊可向b區寫下一幀數據，實現“寫讀”並行，避免數據覆蓋或等待，保障流程連續。
11月25日，團隊完成核心邏輯框架設計，繪製《模塊切換核心邏輯圖》，標注觸發信號路徑如“分組完成信號→0x8001地址”）、狀態寄存器定義如“0x8000：係統總狀態”）、雙緩存地址範圍，為後續細節設計提供框架支撐。
三、曆史補充與證據：切換邏輯設計檔案
小主，這個章節後麵還有哦，請點擊下一頁繼續閱讀，後麵更精彩！
1964年11月的《“73式”算法模塊切換邏輯設計檔案》檔案號：sq1964001），現存於研發團隊檔案庫，包含核心邏輯圖、狀態寄存器定義表、雙緩存地址規劃，共22頁，由鄭工、馬工共同繪製，是核心邏輯設計的直接憑證。
檔案中“核心邏輯圖”采用時序圖繪製：橫軸為時間單位μs），縱軸為模塊狀態空閒運行完成），標注“分組模塊在0.7μs時輸出完成信號→切換控製單元在0.75μs時觸發矩陣模塊→矩陣模塊在0.75μs1.45μs運行→1.45μs輸出完成信號”，切換延遲僅0.05μs，滿足≤0.1μs的目標。
狀態寄存器定義表詳細記錄：“0x8000：係統總狀態0=空閒，1=運行，2=異常）；0x8001：輸入處理類狀態0=空閒，1=運行，2=完成）；0x8005：矩陣運算類狀態0=空閒，1=運行，2=完成，3=故障）；0x8010：密鑰管理類數據地址存儲當前密鑰數據的起始地址，如0x5000）”，寄存器功能與模塊需求精準匹配。
雙緩存地址規劃頁顯示：“‘分組→矩陣’切換節點雙緩存區：a區0x40000x4024存儲第1組37字節向量），b區0x40250x4049存儲第2組）；‘矩陣→密鑰’切換節點雙緩存區：a區0x50000x5024，b區0x50250x5049”，地址不重疊，且與模塊數據區0x40000x7fff）兼容，無地址衝突。
檔案末尾“邏輯驗證記錄”顯示：11月25日，團隊通過模擬環境測試“分組→矩陣”切換，觸發延遲0.05μs，雙緩存並行讀寫無衝突，數據完整性100，驗證核心邏輯可行，檔案有鄭工、吳工的簽名，日期為11月25日。
四、切換觸發機製與優先級設計
鄭工團隊基於核心邏輯，細化切換觸發機製，分為“事件觸發”與“時序觸發”兩類，同時設計優先級策略，解決多模塊同時請求切換的衝突。
事件觸發機製：適用於流程順序明確的節點如“輸入→分組”“分組→矩陣”），前一模塊完成後主動觸發——例如“明文格式校驗模塊”輸入01）完成校驗後，置位狀態寄存器0x8001的第2位完成標誌），切換控製單元檢測到該標誌後，立即觸發“明文長度統計模塊”輸入02）啟動，讀取校驗後的明文數據，觸發延遲≤0.05μs。
時序觸發機製：適用於需定時同步的節點如“密鑰同步模塊→其他節點”），切換控製單元按固定周期如1μs）觸發模塊交互——例如密鑰同步模塊每1μs向狀態寄存器寫入最新密鑰種子地址，其他模塊按周期讀取該地址，確保多節點密鑰同步，時序誤差≤0.02μs。
優先級設計：針對多模塊同時請求切換的場景如“異常處理模塊”與“矩陣模塊”同時發信號），按“流程關鍵度”劃分優先級：核心流程模塊如矩陣、密鑰）優先級為1級最高），輔助模塊如日誌記錄）為3級，異常處理模塊為2級——例如異常信號與日誌請求同時觸發時，優先處理異常切換，確保核心流程不中斷。
12月2日，團隊完成《切換觸發與優先級設計報告》，包含觸發方式定義、優先級表、衝突處理流程，通過模擬測試驗證：100次多模塊並發請求中，優先級判斷準確率100，無核心流程延遲，觸發機製穩定可靠。
五、數據連續性保障的雙緩存與校驗設計
馬工團隊聚焦數據連續性，細化雙緩存方案與數據校驗機製，確保切換時數據無丟失、無錯誤，兩大措施形成“續傳+校驗”的雙重保障。
雙緩存讀寫時序設計：采用“乒乓讀寫”模式，前一模塊如分組）寫完a區後，向控製單元發送“a區就緒”信號，控製單元觸發後一模塊如矩陣）讀a區；同時分組模塊開始寫b區，b區寫完後發“b區就緒”信號，矩陣讀完a區後立即讀b區，實現“寫讀寫”無縫銜接，數據等待時間=0。
數據長度與格式校驗：每個模塊寫緩存區時，在數據末尾附加“校驗頭”2字節，包含數據長度、校驗和），後一模塊讀取時先校驗：若長度與預期一致如37字節分組）且校驗和正確如字節和模256等於校驗頭記錄值），則正常處理；若校驗失敗，立即請求前一模塊重發，重發成功率≥99.9，避免錯誤數據進入下一模塊。
這章沒有結束，請點擊下一頁繼續閱讀！
緩存區滿溢處理：當模塊寫數據速度超過後一模塊讀取速度如矩陣模塊運算快，密鑰模塊處理慢），控製單元檢測到緩存區滿如b區寫滿且a區未讀完）時，暫停前一模塊寫操作，發送“等待信號”，待a區讀完後恢複寫操作，避免數據溢出丟失，滿溢處理響應時間≤0.03μs。