卷首語
1965年6月，“73式”硬件總體方案確定後，研發團隊麵臨分立電路集成的關鍵挑戰：初期按組件拆分設計的19塊印刷電路板pcx45x22，超設備尺寸限額）、連線複雜200餘根跨板線纜，故障率1.2）、功耗偏高38，超邊防供電限額）的問題，難以適配野戰機動與哨所狹小空間。此時，通過功能重構將19塊pcb整合為3塊，成為平衡性能、體積與可靠性的核心舉措。這場為期1個月的整合規劃，不僅實現電路“瘦身”，更通過布局優化減少信號乾擾，為後續原型機組裝與量產奠定緊湊、穩定的硬件基礎，開創我國軍用電子設備“高密度集成”的早期實踐。
一、整合規劃的背景與核心目標
19塊分立pcb的問題集中暴露：王工團隊在原型機預組裝中發現，矩陣運算、密鑰生成等組件分散在7塊運算類pcb，需40餘根線纜連接，信號傳輸延遲達0.12μs超方案目標0.08μs）；存儲與控製組件分屬5塊pcb，跨板供電導致電壓波動±0.2v，影響磁芯存儲器讀寫精度；接口與環境適配組件占7塊pcb，體積占比達40，設備總重量超15kg超機動需求12kg限額），整合需求迫切。
基於硬件方案與場景約束，團隊明確三大核心目標：一是數量壓縮，將19塊pcb整合為3塊，覆蓋全部功能且無性能損失；二是參數達標，整合後設備尺寸≤50x40x20、功耗≤35、跨板信號延遲≤0.08μs、故障率≤0.5；三是生產適配，每塊pc2兼容當時國產pcb製造工藝），布線層數≤2層避免複雜多層板成本過高）。
整合工作由王工牽頭硬件總負責），組建4人專項小組：王工整體規劃，把控功能拆分）、趙工運算類電路整合，熟悉核心元件布局）、孫工存儲控製類整合，負責信號路徑優化）、劉工接口環境類整合，擅長抗乾擾設計），覆蓋“運算存儲接口”全功能域。
規劃周期為1個月1965.7.11965.7.31），分三階段：第一階段7.17.10）梳理19塊pcb功能與關聯關係；第二階段7.117.25）製定整合方案與單塊pcb布局；第三階段7.267.31）方案評審與優化，形成生產圖紙，銜接pcb製造。
啟動前，團隊明確核心約束：整合不得改變元件選型沿用國產型號，避免供應鏈波動）；功能模塊物理隔離如高功率元件與敏感元件分開布局）；維修便利性預留測試點，單塊pcb故障可獨立更換），確保整合後設備兼顧性能與實用性。
二、19塊分立pcb的功能梳理與分類
趙工團隊首先對19塊pcb開展全功能梳理，按“功能域信號流向功耗等級”三維度分類，識彆整合空間，為重構奠定基礎。
第一類：運算核心類7塊pcb），含矩陣運算板2塊，分彆對應乘法逆變換）、密鑰生成板2塊，含隨機數發生器密鑰運算）、輔助運算板3塊，模256運算異或擾動並行控製），核心功能為加密算法運算，功耗占比6022.8），信號多在類內交互，具備高整合潛力。
第二類：存儲控製類5塊pcb），含磁芯存儲板2塊，程序區數據區）、主控板2塊，時序生成指令解析）、異常檢測板1塊，故障監測降級控製），功能為數據存儲與係統調度，功耗占比207.6），信號需與運算類高頻交互，宜就近整合減少延遲。
第三類：接口環境類7塊pcb），含通信接口板3塊，短波有線備用）、本地配置板2塊，按鍵輸入指示燈顯示）、環境適配板2塊，低溫加熱電磁屏蔽控製），功能為外部交互與環境適應，功耗占比207.6），信號多為低速傳輸，可集中布局降低體積。
7月10日，團隊形成《19塊pcb功能梳理報告》，標注每塊板的元件清單如矩陣運算板含1369個3ag1晶體管）、信號流向如密鑰生成板→數據存儲板）、功耗參數，明確運算類內元件關聯度達85、存儲控製類與運算類交互頻率達90，為“3塊pcb”的功能劃分提供數據支撐。
本小章還未完，請點擊下一頁繼續閱讀後麵精彩內容！
三、曆史補充與證據：分立pcb功能梳理檔案
1965年7月的《“73式”19塊分立pcb功能梳理檔案》檔案號：zh1965001），現存於研發團隊檔案庫，包含pcb清單表、功能關聯圖、功耗測試數據，共42頁，由趙工、孫工共同編製，是整合規劃的核心依據。
檔案中“pcb清單表”按類彆排序，每欄記錄pcb名稱、編號如“運算01：矩陣乘法板”）、元件數量1369個晶體管、256個電阻）、尺寸18x15）、功耗3.5）、關聯pcb如“運算01→運算03：輔助運算板”），例如“存儲01：程序區存儲板”標注“元件64個磁芯體、32個寄存器，尺寸20x16，功耗2.2，關聯主控01板”。
功能關聯圖用熱力圖標注交互頻率：運算類內部連線如矩陣板→密鑰板）標注“高頻”交互次數≥100次秒），用紅色標注；運算類→存儲控製類連線標注“中頻”50100次秒），用黃色標注；接口類→其他類連線標注“低頻”≤50次秒），用藍色標注，直觀體現整合優先級高頻交互優先整合）。
功耗測試數據頁記錄：19塊pcb總功耗38，其中運算類22.8矩陣板單塊3.5x2=7，密鑰板2.8x2=5.6）、存儲控製類7.6存儲板2.2x2=4.4，主控板1.6x2=3.2）、接口環境類7.6通信板1.2x3=3.6，環境板1.5x2=3），為整合後功耗分配提供依據。
檔案末尾“整合可行性分析”指出：運算類7塊pcb可整合為1塊元件總量約3000個，pcx18可容納），存儲控製類5塊可整合為1塊元件約800個，20x16），接口環境類7塊可整合為1塊元件約600個，20x14），總尺寸48x38x18≤限額），可行性結論為“高”，檔案有王工、趙工簽名，日期為7月10日。
四、整合方案的核心邏輯與功能劃分
基於功能梳理，王工團隊確定“功能域聚合+信號路徑最短”的整合邏輯，將19塊pcb重構為3塊，每塊覆蓋一個核心功能域，減少跨板信號傳輸與乾擾。
第一塊：運算核心pcb，整合原7塊運算類pcb功能，核心邏輯為“高頻運算集中布局”——矩陣乘法逆變換、密鑰生成含隨機數）、輔助運算模256異或）模塊物理相鄰，信號路徑從原跨板0.12μs縮短至板內0.05μs，功耗控製在22原22.8，通過元件布局優化減少散熱損耗）。
第二塊：存儲控製pcb，整合原5塊存儲控製類pcb功能，核心邏輯為“調度中心就近布局”——磁芯存儲器程序區+數據區）、主控單元時序指令）、異常檢測模塊集中，與運算核心pcb通過16位數據總線直接連接，交互延遲≤0.08μs，功耗控製在7原7.6，優化電源布線減少損耗）。
第三塊：接口環境pcb，整合原7塊接口環境類pcb功能，核心邏輯為“低速交互集中+環境適配獨立”——通信接口短波有線）、本地配置按鍵指示燈）、環境適配加熱屏蔽）模塊分區布局，與存儲控製pchz），功耗控製在3原7.6，合並冗餘電源模塊）。
7月15日，團隊形成《3塊pcb功能劃分方案》，附功能域邊界圖標注每塊pcb的模塊範圍）、信號交互圖標注板間總線連接），明確3塊pcb的功能無重疊、無遺漏，覆蓋原19塊pcb全部功能，為後續布局設計提供框架。
五、單塊pcb的功能布局設計
孫工團隊基於功能劃分，開展每塊pcb的詳細布局設計，遵循“信號流向優化、散熱均衡、抗乾擾隔離”三大原則，確保性能與可靠性。x18）：采用“型信號路徑”——矩陣運算模塊左上部，含1369個晶體管）→密鑰生成模塊右上部，含隨機數噪聲源）→輔助運算模塊下部，含模256運算器），高功率元件如乘法器）靠近pcb邊緣散熱孔，敏感元件隨機數發生器）遠離高頻電路，板內電源布線采用“星型拓撲”，電壓波動≤0.05v，確保運算精度。
本小章還未完，請點擊下一頁繼續閱讀後麵精彩內容！
x16）：采用“中心輻射布局”——主控單元中心，含1hz時鐘芯片）→磁芯存儲器左側，程序區在上、數據區在下，物理隔離防篡改）→異常檢測模塊右側，含故障報警電路），板內數據總線沿邊緣布線，避免與控製總線交叉，信號串擾≤60db，時序同步誤差≤0.02μs。x14）：采用“分區隔離布局”——通信接口模塊左側，短波有線接口獨立屏蔽腔）→本地配置模塊中部，按鍵與指示燈集中）→環境適配模塊右側，加熱控製與屏蔽驅動），接口電路加裝ei濾波器，接地采用“單點接地”設計，抗電磁乾擾能力提升至80db原60db），適應野戰複雜環境。
7月20日，團隊完成3塊pc,3)(15,10)）、布線寬度數據總線2，控製總線1）、測試點位置每模塊預留23個測試孔），形成《pcb布局設計圖紙集》，提交北京無線電元件廠pcb製造廠家）評估工藝可行性。